“Una revolució tecnològica en el món del hardware com la que va suposar Linux per al món del software”. Amb aquesta ambició el Barcelona Supercomputing Center – Centro Nacional de Supercomputación (BSC-CNS) ha presentat aquest dimecres Sargantana, el nou xip de codi obert dissenyat íntegrament al centre barceloní. El dispositiu forma part del projecte DRAC (Designing RISC-V-based Accelerators for next generation Computers), una iniciativa centrada a desenvolupar xips basats en l’arquitectura de joc d’instruccions (ISA) RISC-V que aspira a compensar la dependència tecnològica que pateix Europa en el món del hardware.

Sargantana és la tercera generació dels processadors Lagarto i un dels xips de codi obert més avançats que s’han creat a Europa des d’una perspectiva acadèmica. La nova versió millora el rendiment dels dos predecessors (Lagarto Hun, del 2019, i DVINO, del 2021) i és el primer a trenca la barrera del gigahertz en la freqüència de treball. “Aquest hardware lliure serà vital per garantir la sobirania tecnològica i mantenir la competitivitat industrial europea i consolida el paper del BSC com a pioner a Europa en la introducció del codi obert per al disseny de xips”, ha assegurat el director del BSC, Mateo Valero, qui ha equiparat el projecte com “un embrió del futur processador europeu d'altes prestacions”.

Un dels aspectes més rellevants de Sargantana és que es basa en una ISA de codi obert, de manera que són uns processadors als quals qualsevol persona podrà accedir, cosa que redueix la dependència de grans multinacionals. “El nou xip Sargantana està disponible per a tothom de manera gratuïta, tot permetent una nova era d'innovació de processadors a través de la col·laboració oberta en què qualsevol persona de qualsevol lloc podrà beneficiar-se de la tecnologia RISC-V”, ha subratllat l’investigador en cap del projecte, Miquel Moretó.

El xip dona resposta a l’encàrrec imposat per la Unió Europea al BSC el 2017, quan va demanar al centre català el desenvolupament de nous xips europeus que permetessin una alternativa lliure i local als dispositius creats als Estats Units, Taiwan, la Xina, el Japó o Corea del Sud. En la investigació han participat membres de múltiples institucions acadèmiques: el Centro de Investigación en Computación de l'Instituto Politécnico Nacional de México (CIC-IPN), el Centro Nacional de Microelectrónica (CNM-CSIC), la Universitat Politècnica de Catalunya (UPC), la Universitat Autònoma de Barcelona (UAB), la Universitat de Barcelona (UB) i la Universitat Rovira i Virgili (URV). El projecte ha comptat amb el finançament del PERTE pel sector dels semiconductors aprovat pel Govern espanyol i pels fons europeus del Programa Operatiu FEDER de Catalunya 2014-2020, amb el suport de la Generalitat.